Verification Engineer
⚲ Warszawa
Do uzgodnienia
Wymagania
- wykształcenie wyższe (B.Sc./M.Sc.) z elektrotechniki, inżynierii komputerowej lub pokrewne
- ok. 5 lat doświadczenia w weryfikacji funkcjonalnej ASIC/SoC
- zaawansowana znajomość SystemVerilog i UVM
- doświadczenie w budowaniu testbenchy UVM od zera lub rozszerzaniu istniejących frameworków
- znajomość protokołów szyn (AXI, AHB, APB, PCIe lub Ethernet)
- doświadczenie z narzędziami EDA (Cadence Xcelium, Synopsys VCS, Siemens Questa, DVE/Verdi)
- znajomość języków skryptowych (Python, Perl lub Bash) do automatyzacji weryfikacji
Opis stanowiska
Weryfikacja funkcjonalna układów ASIC/SoC w środowisku UVM — budowa i utrzymanie testbenchy, planów weryfikacji, modeli pokrycia oraz debugowanie problemów sprzętowych na poziomie RTL i gate-level. Praca w firmie integracyjno-doradczej dla klientów z branży półprzewodników. To oferta dla doświadczonego inżyniera weryfikacji sprzętu, nie dla klasycznego testera oprogramowania.
🔍 Dekoder Ogłoszenia
✓ Ogłoszenie wygląda transparentnie — brak typowych czerwonych flag.